cocotb 的 PCI express 模拟框架
项目描述
Cocotb 的 PCI express 模拟框架
GitHub存储库：https ://github.com/alexforencich/cocotbext-pcie
介绍
cocotb的 PCI express 模拟框架。
安装
从 pip 安装（发行版，稳定版）：
$ pip install cocotbext-pcie
从 git 安装（最新开发版本，可能不稳定）：
$ pip install https://github.com/alexforencich/cocotbext-pcie/archive/master.zip
主动开发的安装：
$ git clone https://github.com/alexforencich/cocotbext-pcie
$ pip install -e cocotbext-pcie
文档和使用示例
有关使用这些模块的完整测试平台，请参见tests目录、verilog-pcie和corundum。
核心 PCIe 仿真框架
核心 PCIe 仿真框架包含在cocotbext.pcie.core. 该框架实现了对完整 PCI express 系统的广泛事件驱动模拟，包括根联合体、交换机、设备和功能，包括对配置空间、功能和扩展功能以及设备之间的内存和 IO 操作的支持。该框架包括枚举总线、初始化配置空间寄存器和分配 BAR、在设备之间路由消息、执行内存读取和写入操作、分配根联合体中的 DMA 可访问内存区域以及处理消息信号中断的代码。任何模块都可以连接到协同仿真设计，不仅可以测试隔离组件和主机-设备通信，还可以测试多个组件之间的通信，例如设备到设备 DMA 和消息传递。
PCIe IP 核模型
Xilinx UltraScale 和 UltraScale+
Xilinx UltraScale 和 UltraScale+ PCIe 硬核模型包含在cocotbext.pcie.xilinx.us. 这些模块可以与 PCIe BFM 结合使用，以测试针对 Xilinx UltraScale、UltraScale+ 或 Virtex 7 系列 FPGA 的 HDL 设计，最高支持 PCIe gen 3 x16 或 PCIe gen 4 x8。这些型号目前仅支持作为设备运行，不支持作为根端口。
Intel Stratix 10 H-Tile/L-Tile
英特尔 Stratix 10 H-Tile/L-Tile PCIe 硬核型号包含在cocotbext.pcie.intel.s10. 这些模块可以与 PCIe BFM 结合使用，以测试针对英特尔 Stratix 10 GX、SX、TX 和 MX 系列 FPGA 的 HDL 设计，这些 FPGA 包含 H-Tiles 或 L-Tiles，最高 PCIe gen 3 x16。这些型号目前仅支持作为设备运行，不支持作为根端口。
英特尔 P-Tile
英特尔 P-Tile PCIe 硬核型号包含在cocotbext.pcie.intel.ptile. 这些模块可以与 PCIe BFM 结合使用，以测试针对英特尔 Stratix 10 DX 或包含 P-Tiles 的 Agilex F 系列 FPGA 的 HDL 设计，最高 PCIe gen 4 x16。这些型号目前仅支持作为设备运行，不支持作为根端口。
下载文件
下载适用于您平台的文件。如果您不确定要选择哪个，请了解有关安装包的更多信息。
源分布
内置分布
cocotbext_pcie -0.2.10-py3-none-any.whl 的哈希值
| 算法 | 哈希摘要 | |
|---|---|---|
| SHA256 | bde6788a6f674168f4ccd7c0c26a04121b38b1dc69a513940aa31d192bafabf0 |
|
| MD5 | 4feb6f6a87cfc3bd77b70f35c169e225 |
|
| 布莱克2-256 | bf2f5b9182c818fcfc3496226292e7e096c3dcaeb52c463b2ac424c2cec58aaf |